



**ΠΑΝΕΠΙΣΤΗΜΙΟ ΔΥΤΙΚΗΣ ΑΤΤΙΚΗΣ
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ
ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ &
ΥΠΟΛΟΓΙΣΤΩΝ**

**ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΜΑΘΗΜΑ:
ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ**

**ΑΝΔΡΕΑΣ ΛΑΓΟΥΔΑΚΟΣ
ΑΜ: ice25390242
ΤΜΗΜΑ: ΨΣ07
ΗΜΕΡΟΜΗΝΙΑ ΠΑΡΑΔΟΣΗΣ: 10/5/2026**

ΚΕΦΑΛΑΙΟ 1 - Εισαγωγή

Σκοπός της παρούσας εργασίας είναι η περιγραφή και υλοποίηση των ασκήσεων 1 έως 4 του 3^{ου} εργαστηριακού μαθήματος «Ψηφιακή Σχεδίαση», καθώς και η απάντηση ερωτημάτων που τέθηκαν. Οι ασκήσεις και τα ερωτήματα θα επιλυθούν χρησιμοποιώντας τις γνώσεις που διδάχτηκαν κατά τη διάρκεια της θεωρίας και του εργαστηριακού μέρους του μαθήματος, καθώς και κατά την αυτοτελή μελέτη. Η υλοποίηση και παρουσίαση θα γίνει μέσω λογισμικού προσομοίωσης λογικών κυκλωμάτων Logisim, ενώ θα επισυναπτούν εικόνες από την υλοποίηση κατά το εργαστηριακό μάθημα.

ΚΕΦΑΛΑΙΟ 2 – Θεωρητικό υπόβαθρο και Βιβλιογραφία

Στην παρούσα εργασία χρησιμοποιήθηκαν οι εξής πηγές:

- Κωνσταντίνος Π. Ευσταθίου, 2022, Ψηφιακή Σχεδίαση. Αθήνα, Ελλάδα: Εκδόσεις NewTech Pub.
- Ιωάννης Αμοργίνος, 2023, Σημειώσεις εργαστηρίου Ψηφιακής Σχεδίασης 2023. Αθήνα, Ελλάδα: Πανεπιστήμιο Δυτικής Αττικής.
- Π. Γιαννακόπουλος, Λ. Ασλάνογλου, Σχεδίαση και Υλοποίηση Λογικών Κυκλωμάτων. Αθήνα, Ελλάδα: εκδόσεις Λύχνος.


Οι τέσσερις εργαστηριακές ασκήσεις βρίσκονται στο έγγραφο «Σημειώσεις εργαστηρίου Ψηφιακής Σχεδίασης 2023» και συγκεκριμένα στο κεφάλαιο «3.2 Εκτέλεση Εργασίας».

Τα επτά ερωτήματα βρίσκονται στο ίδιο έγγραφο στο κεφάλαιο «3.3 Ερωτήσεις». Τα ερωτήματα θα απαντηθούν στο κεφάλαιο 6.

Η 1^η άσκηση ζητά την συνδεσμολογία του κυκλώματος μανταλωτή με πύλες NAND, καθώς και την απόδειξη του πίνακα αληθείας του.

Ο εν λόγω μανταλωτής κατασκευάζεται από δύο λογικές πύλες NAND και αποτελείται από δύο εισόδους (S & R), δύο εξόδους (Q & Q').

Το σχέδιο ενός μανταλωτή με πύλες NAND έχει ως εξής:



Σχ. 1 – Μανταλωτής με πύλες NAND

Και ο πίνακας αληθείας του:

Πιν. 1 – Πίνακας αληθείας μανταλωτή

S	R	Q	Q'	Παρατηρήσεις
0	0	1	1	Μη χρησιμοποιούμενη
0	1	1	0	Θέση
1	0	0	1	Μηδενισμός
1	1	Q	Q'	Αμετάβλητη

Όταν $S=0$ και $R=0$, ο μανταλωτής θεωρείται ότι δεν βρίσκεται σε χρήση. Επίσης ονομάζεται κατάσταση ηρεμίας, ενώ οι έξοδοι διατηρούν τις τιμές που είχαν πριν τεθεί στην εξής κατάσταση.

Όταν $S=1$ και $R=0$, ο μανταλωτής βρίσκεται σε κατάσταση επαναφοράς (reset), επίσης γνωστός ως κατάσταση μηδενισμού (clear).

Όταν $S=0$ και $R=1$, ο μανταλωτής βρίσκεται σε κατάσταση θέσης (set).

Όταν οι τιμές εισόδου έχουν ως $S=1$ και $R=1$, οι έξοδοι Q και Q' είναι ίδιες με τις τιμές που είχαν πριν οι είσοδοι απενεργοποιηθούν (δηλαδή να πάρουν τη τιμή 0).


Η 2^η άσκηση ζητά την συνδεσμολογία του κυκλώματος του R-S Flip-Flop καθώς και την απόδειξη του χαρακτηριστικού του πίνακα.

Το συγκεκριμένο Flip-Flop υλοποιείται κάνοντας χρήση τον μανταλωτή NAND της προηγούμενης άσκησης, συν τη χρήση άλλων δύο πυλών NAND και μία επιπλέον είσοδο παλμού ρολογιού (CP). Έτσι, για την κατασκευή του χρειάζονται τέσσερις πύλες NAND, τρεις είσοδοι (S , R , Q) και δύο έξοδοι (Q και Q')

Ένα χαρακτηριστικό του εξής Flip-Flop είναι η είσοδος παλμού ρολογιού (CP). Ο παλμός ρολογιού είναι στιγμιαίος, σε αντίθεση με τις δυαδικές εισόδους που είναι διαρκής. Ο παλμός ρολογιού δύναται να αλλάξει την έξοδο του κυκλώματος.

Όταν $Q=0$, το Flip-Flop λέγεται ότι είναι σε κατάσταση επαναφοράς (clear), ενώ για $Q=1$ λέγεται ότι βρίσκεται σε κατάσταση τοποθέτησης (set).

Το σχέδιο ενός R-S Flip-Flop έχει ως:



Σχ. 2 – R-S Flip-Flop

Πίνακας 2 – Χαρακτηριστικός πίνακας ενός R-S Flip-Flop

S	R	Q(n)	Q(n+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	Απροσδιόριστη
1	1	1	Απροσδιόριστη

Επίσης συνοψίζεται ως:

S	R	Q(n+1)
0	0	Q(n)
0	1	0
1	0	1
1	1	Απροσδιόριστη

Έχει ενδιαφέρον και ο πίνακας διέγερσης του ανωτέρου Flip-Flop, ο οποίος αναγράφει τον τρόπο μετάβασης από μία κατάσταση στην επόμενη (μέσω παλμού ρολογιού) και έχει ως:

Πίνακας 3 –Πίνακας διέγερσης ενός R-S Flip-Flop


S	R	Q(n)	Q(n+1)
0	X	0	0
1	0	0	1
0	1	1	0
X	1	1	1

Η 3^η άσκηση ζητά την συνδεσμολογία του κυκλώματος του D Flip-Flop καθώς και την απόδειξη του χαρακτηριστικού του πίνακα.

Η υλοποίηση του συγκεκριμένου Flip-Flop γίνεται με την προσθήκη μιας πύλης NOT στο R-S Flip-Flop. Η είσοδος της εξής πύλης είναι η D, η οποία επίσης αποτελεί την είσοδο S του R-S Flip flop και το αποτέλεσμα της πύλης αποτελεί την είσοδο R. Συνεπώς, το D Flip-Flop έχει μία μοναδική σταθερή είσοδο, την D. Όταν γίνεται χρήση του παλμού ρολογιού, η τιμή εξόδου Q(n+1) είναι ίση με την είσοδο D.

Η κύρια αιτία της συγκεκριμένης προσθήκης πηγάζει από την ανάγκη εξάλειψης της ανεπιθύμητης συμπεριφοράς όταν χρησιμοποιείται η απροσδιόριστη κατάσταση του R-S Flip-Flop.

Τα κύρια χαρακτηριστικά του εξής κυκλώματος προέρχεται από την δυνατότητα αποθήκευσης δεδομένων, καθώς και την δυνατότητα καθυστέρησης της διάδοσης των εξής δεδομένων.



Σχ. 3 – Σχεδίαση ενός D Flip-Flop

Ο χαρακτηριστικός πίνακας έχει ως:

Πίνακας 4 – Χαρακτηριστικός Πίνακας D Flip-Flop

D	Q(n)	Q(n+1)
0	0	0
0	1	0
1	0	1
1	1	1

Και συνοπτικά:

D	Q(n+1)
0	0
1	1

Η 4^η άσκηση ζητά την υλοποίηση του ολοκληρωμένου 74L76 κάνοντας χρήση των εισόδων PR1, CLR1, J1, K1, τον παλμό ρολογιού CLK, τις εξόδους Q1 και Q1', καθώς και την επαλήθευση του χαρακτηριστικού πίνακα (πίνακας ...). Φυσικά θα χρησιμοποιηθούν οι εισοδοί για την τροφοδοσία του ρεύματος (Vcc) και της γείωσης (GND)

Το ολοκληρωμένο 74L76 δύναται να περιγραφεί απλοϊκά ως ένα διπλό J-K Flip-Flop.

Το J-K Flip-Flop αποτελεί αλλοίωση του R-S Flip-Flop, όπου η πρώτη πύλη NAND δέχεται τρεις εισόδους, την είσοδο J, τον παλμό ρολογιού και την έξοδο Q', ενώ η


δεύτερη πύλη NAND δέχεται για εισόδους την είσοδο K, τον παλμό ρολογιού, και την έξοδο Q.

Το J-K Flip-Flop επίσης είναι μία λύση στην μη χρησιμοποιούμενη κατάσταση του R-S Flip-Flop.

Όταν $J=K=0$, η κατάσταση κατόπιν χρήσης παλμού ρολογιού είναι ίδια με την προηγούμενη κατάσταση.

Όταν $J \neq K$, η έξοδος Q κατόπιν χρήσης παλμού ρολογιού είναι ίδια με την τιμή J.

Όταν $J=K=1$, η κατάσταση του Flip-Flop κατόπιν χρήσης παλμού ρολογιού είναι το συμπλήρωμα της προηγούμενης κατάστασης (αντιστροφή).



Σχ. 4 - Σχεδίαση ενός J-K Flip-Flop

Και ο πίνακας αληθείας του έχει ως:

Πίνακας 5 – Χαρακτηριστικός πίνακας J-K Flip-Flop

J	K	Q(n)	Q(n+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Ο πίνακας συνοψίζεται ως:

J	K	Q(n+1)
0	0	Q(n)
0	1	0
1	0	1
1	1	Q'(n)

Κάνοντας χρήση δύο ανεξάρτητων J-K Flip-Flops, επιτυγχάνουμε την υλοποίηση του ολοκληρωμένου 74LS76.

Το εξής ολοκληρωμένο αποτελείται από τις ασύγχρονες και σύγχρονες εισόδους. Μία είσοδος ονομάζεται σύγχρονη όταν η επιρροή τους στις εξόδους ενός flip-flop συγχρονίζεται με την είσοδο του παλμού ρολογιού.

Μία είσοδος ονομάζεται ασύγχρονη όταν δεν συγχρονίζεται η επιρροή τους στις εξόδους ενός flip-flop με την είσοδο του παλμού ρολογιού.

Η κύρια χρήση των ασύγχρονων εισόδων είναι η τοποθέτηση ενός flip-flop σε μία αρχική κατάσταση, προτού γίνει χρήση παλμού ρολογιού.

Οι σύγχρονες εισόδους είναι οι J και K, καθώς και ο παλμός ρολογιού CLK.

Οι ασύγχρονες εισόδους είναι οι preset (PRE') και clear (CLR'), ενεργοποιούνται με λογικό 0 και έχουν προτεραιότητα έναντι του ρολογιού.


Η είσοδος preset χρησιμοποιείται για να τεθεί η έξοδος του flip-flop σε $Q=1$, ενώ η είσοδος clear χρησιμοποιείται για να τεθεί σε $Q=0$.

Όταν $\text{preset}=\text{clear}=1$, οι ασύγχρονες εισόδους δεν χρησιμοποιούνται, με αποτέλεσμα να γίνεται χρήση μόνο των εισόδων J και K, καθώς και του παλμού ρολογιού CP

Όταν $\text{preset}=1$ και $\text{clear}=0$, το flip-flop τίθεται σε κατάσταση $Q=0$ (κατάσταση μηδενισμού)

Όταν $\text{preset}=0$ και $\text{clear}=1$, το flip-flop τίθεται σε κατάσταση $Q=1$ (κατάσταση θέσης)

Οφείλεται να αποφεύγεται η κατάσταση $\text{preset}=\text{clear}=0$.



Σχ. 5 – Διάγραμμα ακροδεκτών του ολοκληρωμένου 74LS76

Ο πίνακας λειτουργίας του κυκλώματος δίνεται από τον εξής πίνακα:

Πίνακας 6 – Πίνακας λειτουργίας ολοκληρωμένου 74LS76


PR	CLR	CLK	J	K	Q	$\bar{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	↓	0	0	Q_0	$\bar{Q}_0$
H	H	↓	1	0	1	0
H	H	↓	0	1	0	1
H	H	↓	1	1	TOGGLE	

- Το σύμβολο ↓ υποδεικνύει ότι η διέγερση του flip-flop συμβαίνει με την αρνητική ακμή του παλμού ρολογιού.
- Το σύμβολο * υποδεικνύει ότι οι έξοδοι δεν μένουν σταθερές όταν οι ασύγχρονες εισόδους preset και clear απενεργοποιηθούν, με αποτέλεσμα να επιστρέψουν λογικό 1.
- Το Q_0 υποδεικνύει την προηγούμενη κατάσταση του flip-flop.
- Το TOGGLE υποδεικνύει ότι η κατάσταση του flip-flop είναι το συμπλήρωμα της προηγούμενης.

Για το 5^ο ερώτημα, το T Flip-Flop βασίζεται στο κύκλωμα του J-K Flip-Flop. Συγκεκριμένα, προκύπτει αν συνδέσουμε τις εισόδους J και K σε μία ενιαία είσοδο, ονόματι T.

Όταν $T=0$, η επόμενη κατάσταση είναι όμοια με την προηγούμενη.

Όταν $T=1$, η επόμενη κατάσταση είναι η αντίστροφη της προηγούμενης.



Σχ. 6 - T Flip-Flop

Λόγω οργάνωσης, ο χαρακτηριστικός πίνακας του κυκλώματος (Πίνακας 7) βρίσκεται στο κεφάλαιο 6 στην απάντηση του εν λόγω ερωτήματος.

ΚΕΦΑΛΑΙΟ 3 – Υλοποίηση


Για την 1^η άσκηση, η υλοποίηση του κυκλώματος μανταλωτή NAND θα γίνει κάνοντας χρήση δύο λογικών πυλών NAND και δύο εισόδους δυαδικού bit (ψηφίου) S και R αντίστοιχα.

Η πρώτη λογική πύλη NAND έχει ως έξοδο την Q, ενώ η δεύτερη την Q’

Η πρώτη πύλη NAND έχει ως πρώτη είσοδο την S και για δεύτερη την Q’ (την έξοδο της δεύτερης πύλης).


Η δεύτερη πύλη NAND έχει για εισόδους την R και την Q (την έξοδο της πρώτης πύλης). (Σχήμα 1)

Η υλοποίηση του κυκλώματος έγινε με το λογισμικό σχεδίασης λογικών κυκλωμάτων Logisim.



Σχ. 7 – Μανταλωτής NAND σε περιβάλλον Logisim. Ενδεικτικά S=1 και R=0 ώστε Q=0 και Q’=1 (κατάσταση μηδενισμού)


Υλοποίηση του μανταλωτή NAND στο εργαστηριακό μάθημα:



Για την 2^η άσκηση, η κατασκευή του R-S Flip-Flop θα γίνει κάνοντας χρήση τεσσάρων λογικών πυλών NAND, δύο εισόδους δυαδικού bit (ψηφίου) S και R αντίστοιχα, και μιας εισόδου παλμού ρολογιού CP.


Η κατασκευή αποτελεί επέκταση του μανταλωτή NAND της προηγούμενης άσκησης. Αντικαθιστούμε την είσοδο S με την έξοδο μιας καινούργιας πύλης NAND, και ομοίως γίνεται και με την είσοδο R.

Αυτές οι δύο προστιθέμενες πύλες τώρα έχουν για πρώτη είσοδο την S και την R, αντίστοιχα, ενώ για δεύτερη είσοδο τον παλμό ρολογιού. (Σχήμα 2)




Σχ. 8 – R-S Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά S=1 και R=0 έτσι ώστε Q=0

Παρατηρούμε ότι όταν ενεργοποιούμε τον παλμό ρολογιού, το Flip-Flop μεταβαίνει κατάσταση.




Σχ. 9 – R-S Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά χρησιμοποιείται ο παλμός ρολογιού έτσι ώστε $Q=1$

Υλοποίηση του R-S Flip-Flop στο εργαστηριακό μάθημα:




Για την 3^η άσκηση, η κατασκευή του D Flip-Flop θα γίνει κάνοντας χρήση τεσσάρων λογικών πυλών NAND, μίας λογικής πύλης NOT, μία είσοδο δυαδικού bit (ψηφίου) D, και μιας εισόδου παλμού ρολογιού CP.

Η κατασκευή είναι μια επέκταση του R-S Flip Flop της προηγούμενης άσκησης. Η είσοδος D αντικαθιστά την είσοδο S ενώ αποτελεί και είσοδο της πύλης NOT. Η έξοδος της πύλης NOT είναι η είσοδος R του R-S Flip Flop. (Σχήμα 3)




Σχ. 10 – D Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά D=1. Το Q=0 αφού δεν έχει ενεργοποιηθεί ο παλμός ρολογιού




Σχ. 11 – D Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά D=1. Το Q=1 αφού ενεργοποιήθηκε ο παλμός ρολογιού

Υλοποίηση του D Flip-Flop στο εργαστηριακό μάθημα:



Για την 4^η άσκηση, η κατασκευή του J-K Flip-Flop θα γίνει κάνοντας χρήση τεσσάρων λογικών πυλών NAND, δύο σταθερές εισόδους J και K, τον παλμό ρολογιού CP, καθώς και δύο εξόδους Q και Q'.


Η κατασκευή είναι μία επέκταση του R-S Flip-Flop από την 2^η άσκηση. Οι πρώτες δύο πύλες NAND θα έχουν για εισόδους τους τις J, CP, Q και τις K, CP, Q' αντίστοιχα. Παρατηρούμε ότι οι εξοδοί Q και Q' αποτελούν εισόδους των πρώτων λογικών πυλών NAND (Σχήμα 4).



Σχ. 12 – R-S Flip-Flop σε περιβάλλον Logisim

Στο παραπάνω σχήμα παρατηρείται ότι δεν προσδιορίστηκαν οι δυαδικές τιμές εισόδου, καθώς και ότι οι εξοδοί παράγουν σφάλμα. Αυτό οφείλεται στο γεγονός ότι οι εξοδοί του flip-flop είναι παράλληλα και είσοδοι. Έτσι, υπάρχει μία αβεβαιότητα σχετικά με το ποια πύλη NAND προηγείται από τις άλλες. Για να λυθεί το πρόβλημα, χρειάζεται η προσθήκη δύο ασύγχρονων εισόδων preset και clear, οι οποίες παρακάμπτουν τις σύγχρονες εισόδους (J και K) και τον παλμό ρολογιού (CP). Για παράδειγμα, με τις παραπάνω προσθήκες, αν clear=0 και preset=1 η έξοδος Q θα αποκτήσει τιμή 0 ($Q=0$, και αντίστοιχα $Q'=1$).

Υλοποίηση του ολοκληρωμένου 74LS76 στο εργαστηριακό μάθημα:



Λόγω οργάνωσης, η υλοποίηση του 5^{ου} ερωτήματος βρίσκεται στο κεφάλαιο 6 στην απάντηση του εν λόγω ερωτήματος.

ΚΕΦΑΛΑΙΟ 4 – Θεωρητικά αποτελέσματα και προσομοίωση

Σύμφωνα με την θεωρία, τα αναμενόμενα θεωρητικά αποτελέσματα για τις ασκήσεις 1 έως 4 διαμορφώνονται ως εξής:

Για την 1^η άσκηση:

Και οι δύο συνδυασμοί των εισόδων S και R που έχουν μόνο μία ενεργή είσοδο, δηλαδή τους συνδυασμούς (1,0) και (0,1), οι έξοδοι θα έχουν τον αντίθετο συνδυασμό, ήτοι (0,1) και (1,0).

Όταν και οι δύο πύλες εισόδου είναι ενεργές (S=R=1), τότε οι δύο τιμές εξόδου (Q & Q') παραμένουν οι ίδιες που ήταν πριν οι δύο τιμές εισόδου γίνουν ενεργές. Αυτή η κατάσταση λέγεται κατάσταση ηρεμίας, διότι η έξοδός του είναι αμετάβλητη.

Αξίζει να σημειωθεί ότι πρέπει πάντοτε να αποφεύγεται και οι δύο τιμές του μανταλωτή να είναι (S=R=0). Έτσι, αν για παράδειγμα χρειάζεται η μεταβολή του μανταλωτή από τις τιμές (1,0) στις (0,1), τότε μεσολαβεί η κατάσταση ηρεμίας (1,1), όπως $(1,0) \rightarrow (1,1) \rightarrow (0,1)$. (πίνακας 1)

Για την 2^η άσκηση:

Όταν εφαρμόζεται παλμός ρολογιού και S=R=0, το Q(n+1) παραμένει αναλλοίωτο από το Q(n).

Όταν $S \neq R$, η τιμή της εισόδου S είναι ίδια την τιμή του του Flip-Flop αφότου χρησιμοποιηθεί ο παλμός ρολογιού.

Η κατάσταση $S=R=1$ πρέπει να αποφεύγεται διότι δεν χρησιμοποιείται.

Για την 3^η άσκηση:

Όταν ο παλμός ρολογιού είναι ανενεργός, το Flip-Flop δεν είναι εφικτό να αλλάξει κατάσταση, όποια και αν είναι η τιμή D .

Όταν ο παλμός ρολογιού ενεργοποιείται, η έξοδος $Q(n+1)$ παίρνει την τιμή της D .

Οι πληροφορίες στην είσοδο D μεταφέρονται στην έξοδο Q , όταν ο παλμός ρολογιού (CP) γίνει ενεργός.

Για την 4^η άσκηση:

Για το J-K Flip-Flop,

Όταν $J=K=0$, η τιμή $Q(n)$ θα παραμείνει η ίδια μετά την εφαρμογή παλμού ρολογιού.

Όταν $J=0$ και $K=1$, η τιμή εξόδου μετά την εφαρμογή παλμού ρολογιού θα είναι πάντα 0.

Όταν $J=1$ και $K=0$, η τιμή εξόδου μετά την εφαρμογή παλμού ρολογιού θα είναι πάντα 1.

Όταν $J=K=1$, η τιμή $Q(n)$ αντιστρέφεται μετά την εφαρμογή παλμού ρολογιού.

Κατόπιν προσθήκης των ασύγχρονων εισόδων preset και clear:

Όταν $\text{preset}=\text{clear}=1$, οι ασύγχρονες εισοδοί δεν χρησιμοποιούνται, με αποτέλεσμα να γίνεται χρήση μόνο των εισόδων J και K , καθώς και του παλμού ρολογιού CP

Όταν $\text{preset}=1$ και $\text{clear}=0$, το flip-flop τίθεται σε κατάσταση $Q=0$ (κατάσταση μηδενισμού)

Όταν $\text{preset}=0$ και $\text{clear}=1$, το flip-flop τίθεται σε κατάσταση $Q=1$ (κατάσταση θέσης)

Οφείλεται να αποφεύγεται η κατάσταση $\text{preset}=\text{clear}=0$.

Σε όλες τις προαναφερόμενες ασκήσεις, υλοποιήθηκαν τα κυκλώματα με χρήση του λογισμικού προσομοίωσης λογικών κυκλωμάτων Logisim και λήφθηκαν μετρήσεις για όλες τις πιθανές καταστάσεις του εκάστοτε πίνακα αληθείας ή χαρακτηριστικού πίνακα. Έπειτα συγκρίθηκαν οι προβλεπόμενες τιμές εξόδου με τις ευρισκόμενες τιμές από την προσομοίωση για να προσδιοριστεί αν ταυτίζονται.

ΚΕΦΑΛΑΙΟ 5 - Αποτελέσματα

Σε όλες τις εργαστηριακές ασκήσεις πραγματοποιήθηκε σύγκριση των θεωρητικών και πειραματικών αποτελεσμάτων και διαπιστώθηκε ότι ταυτίζονται ολοκλήρως, πράγμα που σημαίνει ότι η κάθε υλοποίηση ήταν σωστή.

Για όλες τις ασκήσεις και για κάθε πιθανή περίπτωση εισόδων στον θεωρητικό πίνακα αληθείας ή χαρακτηριστικό πίνακα καταγράφηκαν οι έξοδοί του, και έπειτα συγκρίθηκαν με τις εξόδους της προσομοίωσης, έχοντας ίδιες τιμές εισόδου.

Εκεί διαπιστώθηκε η ταυτολογία των πινάκων του θεωρητικού και πειραματικού μέρους (προσομοίωση).

ΚΕΦΑΛΑΙΟ 6 – Απαντήσεις στα ερωτήματα

Ερώτηση 1^η: Γιατί πιστεύετε ότι χρειάζονται τα σύγχρονα ακολουθιακά κυκλώματα;

Τα σύγχρονα ακολουθιακά κυκλώματα είναι απαραίτητα για πολλούς λόγους, με κύριους από αυτούς να είναι:

- Δυνατότητα μνήμης: Σε αντίθεση με τα συνδυαστικά κυκλώματα, τα ακολουθιακά δύναται να αποθηκεύουν πληροφορίες (bits), αφού η έξοδός τους εξαρτάται από την προηγούμενη τους κατάσταση, εκτός από τις εισόδους.
- Συγχρονισμός: Η χρήση ενός παλμού ρολογιού εξασφαλίζει ότι κάθε αλλαγή κατάστασης εκτελείται την ίδια χρονική στιγμή.
- Επίσης, είναι χρήσιμα για την υλοποίηση Ελέγχου Ροής και για την Σειριακή Επεξεργασία Δεδομένων.

Ερώτηση 2^η: Πότε εμφανίζεται η επόμενη κατάσταση σε ένα Flip-Flop;

Η επόμενη κατάσταση σε ένα Flip-Flop εμφανίζεται την στιγμή που ο παλμός ρολογιού μεταβαίνει από το '0' στο '1' και αντίστροφα, πάντα ανάλογα με τη σχεδίαση του εκάστοτε Flip-Flop. Οι ασύγχρονες είσοδοι (όπως Preset και Clear) δύναται να εμφανίσουν την επόμενη κατάσταση στο Flip-Flop να μεταβάλλουν την κατάσταση χωρίς την μεσολάβηση του παλμού ρολογιού.

Ερώτηση 3^η: Ποια η διαφορά του μανταλωτή S-R και του S-R Flip-Flop;

Ο Μανταλωτής S-R είναι ένα ασύγχρονο κύκλωμα στο οποίο οι έξοδοι αλλάζουν μόλις μεταβληθούν οι είσοδοι και δεν διαθέτει παλμό ρολογιού.

Αντιθέτως, το S-R Flip-Flop αποτελεί σύγχρονο κύκλωμα στο οποίο οι έξοδοι αλλάζουν με την χρήση ενός παλμού ρολογιού, επομένως επιτρέποντας τον ακριβή χρονισμό των αλλαγών.

Ερώτηση 4^η: Από πού προκύπτει η ονομασία του D Flip-Flop;

Η ονομασία του D Flip-Flop προκύπτει από την λέξη Data (δεδομένα), αφού μπορεί να αποθηκεύει όποια τιμή βρίσκεται στην είσοδο D, καθιστώντας την αποθηκευτική μονάδα μνήμης του ενός bit.

Εναλλακτικά, προκύπτει και από την λέξη Delay (καθυστέρηση), δεδομένου ότι χρειάζεται ένας παλμός ρολογιού (άρα καθυστέρηση) για να μεταφερθεί η είσοδος D στην έξοδο του κυκλώματος.

Ερώτηση 5^η: Σχεδιάστε ένα T Flip-Flop με βάση το J-K Flip-Flop. Γράψτε το χαρακτηριστικό πίνακα λειτουργίας του.

Ο πίνακας λειτουργίας του T Flip-Flop έχει ως:


Πίνακας 7 - Χαρακτηριστικός πίνακας του T Flip-Flop

T	Q(n)	Q(n+1)
0	0	0
0	1	1
1	0	1
1	1	0


Και συνοψίζεται ως:

T	Q(n+1)
0	Q(n)
1	Q'(n)

Η σχεδίαση του εξής κυκλώματος απαιτεί τον συνδυασμό των εισόδων J και K του J-K Flip-Flop σε μία ενιαία είσοδο (T)



Σχ. 13 – Υλοποίηση T Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά T=0 και CP=1 ώστε Q=0 (Q ίσο με T)



Σχ. 14 – Υλοποίηση T Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά T=1 και CP=1 ώστε Q=0 (Q αντίστροφο του T)

Ερώτημα 6^η: Ποια είναι η συνθήκη για σωστή λειτουργία των Flip-Flop, και για ποιο λόγο σχεδιάστηκαν τα Master-Slave Flip-Flop;

Οι συνθήκες για την εύρυθμη λειτουργία ενός κυκλώματος Flip-Flop είναι:

- Η αποφυγή μη επιτρεπτών συνδυασμών


- Η αρχικοποίηση της κατάστασης μέσω ασύγχρονων εισόδων (όπως preset και clear)
- Να μην αλλάζουν οι είσοδοι κατά τη διάρκεια του Setup Time (χρονικό διάστημα πριν την ακμή ρολογιού) και του Hold Time (χρονικό διάστημα μετά απ' αυτήν)

Τα Master-Slave Flip-Flop σχεδιάστηκαν ως λύση στο πρόβλημα του “Race-Around Condition” (συνθήκη ανταγωνισμού).

Σε ένα τυπικό J-K Flip-Flop, αν οι είσοδοι έχουν ως $J=K=1$ και η διάρκεια του παλμού του ρολογιού είναι μεγαλύτερη από την καθυστέρηση διάδοσης των πυλών, η έξοδος θα αλλάζει κατάσταση όσο το ρολόι βρίσκεται σε κατάσταση “High”.


Τα Master-Slave Flip-Flop αποτελούνται από δύο τμήματα, το “Master” (Αφέντης) και το “Slave” (Δούλος) (Σχήμα 15) .

Το τμήμα Master δέχεται εισόδους κατά την διάρκεια υψηλής στάθμης ρολογιού (High), ενώ το τμήμα Slave μεταφέρει την πληροφορία στην έξοδο Q υπό τον όρο ότι το ρολόι βρίσκεται σε χαμηλή στάθμη (Low).



Σχ. 15 - Master-Slave Flip-Flop

Ερώτηση 7^η: Τα κατωτέρω D Flip-Flop (σχήμα 16) έχουν αρχικές καταστάσεις $Q_0=Q_1=0$. Δώστε σε χρονική αντιστοιχία με το clock τις εξόδους Q_0 και Q_1 μέχρι να φαίνεται ένας πλήρης κύκλος λειτουργίας του κυκλώματος.



Σχ. 16 – Κύκλωμα ερώτησης 7

Γνωρίζουμε ότι $Q_0=Q_1=0$. Κάνοντας χρήση του χαρακτηριστικού πίνακα ενός D Flip-Flop (Πίνακας 4) γίνεται να προβλεφθούν οι επόμενες καταστάσεις του κυκλώματος.

Λαμβάνοντας υπόψιν ότι και τα δύο κυκλώματα έχουν τον ίδιο παλμό χρονισμού, το Q_0 είναι η είσοδος D του δεξιού D Flip-Flop, καθώς και ότι το Q_1 είναι η είσοδος του αριστερού, οι καταστάσεις αλλάζουν ανά παλμό ρολογιού ως εξής:

Πίνακας 8 – Πίνακας κύκλου λειτουργίας κυκλώματος ερωτήματος 7

CLK	Q0	Q1
Αρχική κατάσταση	0	0
Παλμός #1	0	1
Παλμός #2	1	1
Παλμός #3	1	0
Παλμός #4	0	0

Διαπιστώνεται ότι χρειάζονται τέσσερις παλμοί για να ολοκληρωθεί ένας πλήρης κύκλος λειτουργίας.

Η εύρεση των τιμών στον πίνακα έγινε προσομοιώνοντας το κύκλωμα κάνοντας χρήση του λογισμικού Logisim.

ΠΑΡΑΡΤΗΜΑ

ΒΙΒΛΙΟΓΡΑΦΙΑ

- Κωνσταντίνος Π. Ευσταθίου, 2022, Ψηφιακή Σχεδίαση. Αθήνα, Ελλάδα: Εκδόσεις NewTech Pub.
- Ιωάννης Αμοργίνος, 2023, Σημειώσεις εργαστηρίου Ψηφιακής Σχεδίασης 2023. Αθήνα, Ελλάδα: Πανεπιστήμιο Δυτικής Αττικής.
- Π. Γιαννακόπουλος, Λ. Ασλάνογλου, Σχεδίαση και Υλοποίηση Λογικών Κυκλωμάτων. Αθήνα, Ελλάδα: εκδόσεις Λύχνος.

ΠΙΝΑΚΕΣ

Πίνακας 1 – Πίνακας αληθείας μανταλωτή

Πίνακας 2 – Χαρακτηριστικός πίνακας ενός R-S Flip-Flop

Πίνακας 3 – Πίνακας διέγερσης ενός R-S Flip-Flop

Πίνακας 4 – Χαρακτηριστικός Πίνακας D Flip-Flop

Πίνακας 5 – Χαρακτηριστικός πίνακας J-K Flip-Flop

Πίνακας 6 – Πίνακας λειτουργίας ολοκληρωμένου 74LS76

Πίνακας 7 - Χαρακτηριστικός πίνακας του T Flip-Flop

Πίνακας 8 – Πίνακας κύκλου λειτουργίας κυκλώματος ερωτήματος 7

ΣΧΕΔΙΑ

Σχ. 1 – Μανταλωτής με πύλες NAND

Σχ. 2 – R-S Flip-Flop

Σχ. 3 – Σχεδίαση ενός D Flip-Flop

Σχ. 4 - Σχεδίαση ενός J-K Flip-Flop

Σχ. 5 – Διάγραμμα ακροδεκτών του ολοκληρωμένου 74LS76

Σχ. 6 - T Flip-Flop

Σχ. 7 – Μανταλωτής NAND σε περιβάλλον Logisim. Ενδεικτικά $S=1$ και $R=0$ ώστε $Q=0$ και $Q'=1$ (κατάσταση μηδενισμού)

Σχ. 8 – R-S Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά $S=1$ και $R=0$ έτσι ώστε $Q=0$

Σχ. 9 – R-S Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά χρησιμοποιείται ο παλμός ρολογιού έτσι ώστε $Q=1$

Σχ. 10 – D Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά $D=1$. Το $Q=0$ αφού δεν έχει ενεργοποιηθεί ο παλμός ρολογιού

Σχ. 11 – D Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά $D=1$. Το $Q=1$ αφού ενεργοποιήθηκε ο παλμός ρολογιού

Σχ. 12 – R-S Flip-Flop σε περιβάλλον Logisim

Σχ. 13 – Υλοποίηση T Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά $T=0$ και $CP=1$ ώστε $Q=0$ (Q ίσο με T)

Σχ. 14 – Υλοποίηση T Flip-Flop σε περιβάλλον Logisim. Ενδεικτικά $T=1$ και $CP=1$ ώστε $Q=0$ (Q αντίστροφο του T)

Σχ. 15 - Master-Slave Flip-Flop

Σχ. 16 – Κύκλωμα ερώτησης 7